# Partial English Translation of

# LAID OPEN unexamined

# JAPANESE PATENT APPLICATION

## Publication No. 2-280338

# 2. Claims

(1) A heterojunction bipolar transistor, characterized in that:

main semiconductor layers of a collector/contact layer made of InGaAs; a collector layer including a semiconductor layer made of InP; a base layer having an InGaAs end portion on at least the collector layer side; an emitter layer; and an emitter/contact layer are sequentially formed on an InP substrate.

(2) The heterojunction bipolar transistor of Claim 1, characterized in that:

the InP layer having a thickness Wc in the collector layer is composed of a layer containing an impurity of a first conductivity type of a concentration N1 and a layer containing an impurity of a second conductivity type of a concentration N2 and the relationship between the concentration N1 and the concentration N2 satisfies

$$\sqrt{\frac{2 \ \varepsilon}{q}} \times \sqrt{\frac{N1+N2}{N1\times N2}} \times \sqrt{Eg} > \text{Wc}$$

when  $\varepsilon$  is a dielectric constant of the InP substrate, q is an elementary charge and Eg is an energy bandgap of InGaAs.

(3) The heterojunction bipolar transistor of Claim 1 or 2,

characterized in that:

the base layer is made of InGaAs.

4. The heterojunction bipolar transistor of Claim 1 or 2, characterized in that;


the collector layer is composed of the InGaAs layer and the InP layer which are arranged in this order from the base layer side.

5. The heterojunction bipolar transistor of Claim 1 or 2, characterized in that;

the InP layers in the base layer and the collector layer are connected through a  $Ga_xIn_{1-x}As_yP_{1-y}$  composition graded layer in which a composition changes from InGaAs to InP.

From line 12 of the upper left column to line 3 of the upper right column on page 5

Figure 4 shows a structure of the energy band of the main part of a heterojunction bipolar transistor according to another embodiment. In Figure 4, a composition graded collector layer 3g having a thickness of 50 nm and formed of  $i\text{-}Ga_xIn_{1-x}As_yP_{1-y}$  (X;  $1\rightarrow 0$ , Y;  $0\rightarrow 1$ ) is provided between the base layer 4 made of  $p^+\text{-}InGaAs$  and the collector layer 3i made of the i-InP in Figure 2. Discontinuity of the conductive band, which is generated between the base layer 4 and the collector layer 3i in Figure 2, is resolved. Accordingly, the electrons 13 can reach the collector layer 3i even if the electrons 13 lose much kinetic energy during traveling in the base layer 4.



# PATENT ABSTRACTS OF JAPAN

(21) Application number: 01100106

(51) Intl. Cl.: H01L 21/331 H01L 29/205 H01L 29/73

(22) Application date: 21.04.89

(30) Priority:

(43) Date of application

16.11.90

publication:

(84) Designated contracting states:

(71) Applicant: NEC CORP

(72) Inventor: TANAKA SHINICHI

(74) Representative:


# (54) HETEROJUNCTION BIPOLAR TRANSISTOR


(57) Abstract:

PURPOSE: To improve high frequency characteristic of an InGaAs heterojunction bipolar element by sequentially superposing an InGaAs collector contact layer, an InP collector layer, a collector layer side end with an InGaAs base layer and InP emitter layer, an emitter contact layer on an InP substrate.

CONSTITUTION: A main collector zone for determining a collector depleted layer running time of electrons is formed of an InP 3i having high energy posi tion of a satellite lever 9. The collector end of a base layer 4 and a collector contact layer are made of InGaAs, a voltage drop 11 generated at the layer 3i is merely small Eg of the InGaAs except an external collector bias, and the average electric field intensity of the layer 3i is alleviated. Even with the same voltage drop the electric field intensity is deviated to so control distribu tion as not to exceed the height of the lever. As a result, a collector zone in which electrons can run at a high speed without transition to the lever is extended to improve high frequency characteristic.

COPYRIGHT: (C)1990,JPO&Japio





# ⑩ 公 開 特 許 公 報 (A) 平2-280338

@Int. Cl. 3

識別記号

庁内整理番号

❸公開 平成2年(1990)11月16日

H 01 L 21/331 29/73

8526-5F

8526-5F H 01 L 29/72

審査請求 未請求 請求項の数 5 (全8頁)

69発明の名称

ヘテロ接合パイポーラトランジスタ

②)特 願 平1-100106

願 平1(1989)4月21日 突出

⑫発 明 者

中 慎 — 田

東京都港区芝5丁目33番1号 日本電気株式会社内

の出願人 日本電気株式会社 東京都港区芝5丁目7番1号

個代 理 人 弁理士 岩佐 義幸

#### 明細書

#### 1. 発明の名称

ヘテロ接合バイポーラトランジスタ

#### 2. 特許請求の範囲

(1) In P 基板上に、In GaAs からなるコ レクタ・コンタクト層、InPからなる半導体層 を含むコレクタ層、少なくとも前記コレクタ層側 の端がInGaAsであるベース層、エミッタ層、 およびエミッタ・コンタクト層の主要な半導体層 が順次形成されていることを特徴とするヘテロ接 合バイポーラトランジスタ。

(2) 請求項1記載のヘテロ接合バイポーラトラ ンジスタにおいて、

前記コレクタ暦における厚みWc を有するIn P層が、濃度NIの第1の導電型不純物を含む層 および濃度N2の第2の導電型不純物を含む層か らなり、濃度Nlおよび濃度N2は、次式

$$\sqrt{\frac{2 \epsilon}{q}} \left( \frac{N 1 + N 2}{N 1 \cdot N 2} \right) E_g > W_c$$

ε: InP基板の誘電率

q:電荷楽量

Eg: In Ca As のエネルギー・パンドギャ

を満たすことを特徴とするヘテロ接合バイポーラ トランジスタ。

(3)請求項1または請求項2記載のヘテロ接合 バイポーラトランジスタにおいて、

ベース層が1nGaAsからなることを特徴と するヘテロ接合パイポーラトランジスタ。

(4)請求項1または請求項2記載のヘテロ接合 バイポーラトランジスタにおいて、

コレクタ層が、ベース層側の端から順にInC aAs鴈とInP層とからなることを特徴とする つテロ接合バイポーラトランジスタ。

(5) 請求項1または請求項2記載のヘテロ接合 バイポーラトランジスタにおいて、

ベース層とコレクタ層におけるInP腐とが、 In Ca AsからIn Pへ組成変化するCaxi DI-XASVPI-V 組成傾斜層によりつながれてい ることを特徴とするヘテロ接合パイポーラトラン ジスタ。

#### 3. 発明の詳細な説明

#### 〔産業上の利用分野〕

本発明はヘテロ接合バイポーラトランジスタに 関するものである。

#### 〔従来の技術〕

へテロ接合バイボーラトランジスタ(HBT)は大きな電流駆動能力と優れた高周波特性を併せ もつ次世代の超高速デバイスとして注目されてい る。ヘテロ接合バイポーラトランジスクの高周波 特性を決める遅延時間は、寄生容量の充電時間と、 少数キャリアのベース走行時間と、コレクタ空乏 層走行時間との総和からなるが、各々の要素は遅 延時間全体の約1/3程度の大きさになっている。

最近は素子加工技術の進歩により寄生容量や寄生抵抗の低減が進んでいる他、ベース層をより薄膜化するとともに不純物濃度を非常に大きくする結晶成長技術の進歩により、ベース抵抗を増やすことなくベース走行時間の短縮が可能になってい

子の実現のためには、InGaAs系へテロ接合 バイポーラトランジスタに適したコレクタ構造が 必要である。

第8図はALC a As/CaAsへテロ接合バ イポーラトランジスタを例にとった従来のエネル ギー・バンド構造を示す図である。この従来例に おいては、半絶縁性GaAs基板上に、n·-G a A s ( S i 不純物濃度; 5 × 10 t cm-3 ) からな る厚み 500nmのコレクタ・コンタクト層2、 n -- GaAs層(Si不純物濃度; 5×10<sup>16</sup>cm<sup>-3</sup>) からなる厚み 500nmのコレクタ暦 3 、 p · - G a As (Be不純物濃度: 3×10<sup>1</sup> cm<sup>-3</sup>) からなる 厚み 100nmのベース圏 4 、 n - A l a. zs G a a. zs As (Si不純物濃度; 3×10<sup>17cm-3</sup>) からなる 厚み 200nmのエミッタ暦 5、 n - A l \* G a 1 - \* A s (Si不純物温度: 5×10!8cm-3) からなる厚 み50nmの組成例斜層、n·-CaAs (Si不純 ...物濃度;5×10<sup>18</sup>cm<sup>-3</sup>)からなる厚み 100nmのエ ミッタ・コンタクト層が順次成長された構造にな っている。

る。従ってコレクタ空乏層走行時間が素子内の遅延時間の中で相対的に大きくなっており、その低減がヘテロ接合バイポーラトランジスタを高性能化する上で主要な課題になっている。

現在、超高速デバイスとして主として研究され ているヘテロ接合バイポーラトランジスタはAL CaAs/CaAs系であるが、InPを基板と するヘテロ接合バイポーラトランジスタは、1n Pに格子整合する半導体のエネルギー・パンドギ ャップが光ファイバ通信用の光波長領域 (1.3~ 1.55 µ m) をカバーすることから発光·受光素子 と格子定数上の互換性を持っており、光通信用し C(OEIC)への応用が期待されている。Jn Pに格子整合する半導体の中で代表的な!nCa Asは、GaAsと比較して電子輸送特性に優れ ていること、電極との接触抵抗が小さいことなど から、高周波特性に優れたヘテロ接合バイポーラ トランジスタ用の半導体材料としても有望である。 しかしAlGaAs/GaAs系ヘテロ接合バイ ポーラトランジスクの高周波特性を大幅に凌ぐ素

コレクタ暦 3 に広がる約 200nmのコレクタ空乏 層3dには、外部コレクタ・バイアスを除いても GaAsのエネルギー・バンドギャップの大きさ 約 1.4ポルトの電圧がかかるため、ベース層 4 を 通過した電子13はコレクタ空乏層3 d に入ると即 強電界の影響を受け、大きい有効質量を有する伝 導帯のサテライト・バレー9へ遷移し、以後コレ クタ空乏層 3 dの大部分の区間をサテライト・バ レータの大きな有効質量で決まる遅い速度で走行 する(図中13′の位置)。なお第8図において、 8 は伝導帯の底、10は価電子帯の上限、14b, 14c はフェルミ準位をそれぞれ示している。この従来 例のヘテロ接合バイポーラトランジスタにおいて は、上記のバレー間遷移に起因する長いコレクタ 空乏層走行時間が素子の高周波特性を著しく制限 している。

第9図はInPを基板とするヘテロ接合バイポーラトランジスタの従来例として、InP/In GaAs/InPダブル・ヘテロ接合バイポーラトランジスクのエネルギー・バンド構造を示す図 である。コレクタ層 3 に用いられている I n P は サテライト・バレー 9 が 0.74 e V と高いエネルギー 位置に存在するため、 I n G a A s かららなるのである。ところが a A s クタ空乏層に生じる電圧降下11 は、 I n G a A s ククタ空之間に生じるでに降下11は、 I n C a A s / I n P の 伝導帯 エネルギー・バンドギャップ E g の大きカルギー・バンドギャップ E g の大きカルギー・が 5 e v と り 0.4 e V との ね で 決まる 1.15 ポルトと大きいため、 第 8 図の場合と は 3 レクク空乏層走行時間が短くならない。 なお第 9 図において、14e はフェルミ 単位を示している.

第10図はコレクタ層 3 に I n G a A s を用いた ヘテロ接合バイポーラトランジスタの従来例を示す図である。この場合コレクタ空乏層にかかる電圧降下11は0.75ポルトと小さいが、サテライト・バレー 9 のエネルギー高さ0.55eVが I n P の0.74 eVと比較して低く、やはりサテライト・バレー 9 への退移のためコレク空乏層走行時間が短くならない。

この問題を解決するためにALGaAs/Ga

な電界強度に駆動されながら高速度でコレクタ層 3iを通過する。なお第11図において、12はサテ ライト・バレーの高さを示している。

以上に述べたように電子のコレクタ空乏層走行時間を決める要因は主としてコレクタ空乏層内で昇強度と、半導体固有のサテライト・バレーのエネルギー高さとの二つで与えられる。ヘテロ接合バイボーラトランジスタの高周波特性を改善するためには前者はあまり強過ぎず適度な強度を持つためには前者はあまり強過ぎず適度な強度を持つことが必要で、後者は大きいほど良い。

#### (発明が解決しようとする課題)

上記のようなiーコレクタ層とn・ーコレクタ・コンタクト層との間に極薄膜p・層を挿入するiーp・ーn・構造は、両側において不純物が高濃度にドープされたpn接合をもつためコレクタ層とが低下することが懸念される。A&GaAs列 CaAs系へテロ接合パイポーラトランジスの ように比較的エネルギー・バンドギャップの大き い半導体材料を用いる場合はそれほど深刻な問題 はないが、例えば第10図のようにコレクタ層にエ

As系へテロ接合バイポーラトランジスタについ て提案されているコレクタ構造を第11図を用いて 説明する。このヘテロ接合バイポーラトランジス タはコレクタ構造のみ上記構造と異なっており、 n '- GaAs (Si不純物濃度; 5×10 '\*cm-") からなる厚み 500nmのコレクタ・コンタクト層 2 とI-CaAsからなる厚み 200nmのコレクタ層 3 i との間にp'-CaAs (Be不純物濃度; 2×10<sup>18</sup>cm<sup>-3</sup>) の厚み20nmの極薄膜p型シート層 3 p を挟んだコレクタ構造になっている。 膜厚が 十分薄いため完全空乏化しているp型シート層 3 pに生じる負に帯電したベリリウム不純物イオン 15は、電子のポテンシャルを局所的に引き上げる 役目をはたしている。その結果、全コレクタ層に かかる電圧は、その大部分がp型シート層3pと n \*-GaAsコレクタ・コンタクト層2の間に かかることになり、200nm のi-GaAsコレク 夕層3iにかかる電界強度は大幅に緩和される。 従ってコレクタ層に入った電子13は電界によって サテライト・バレー9へ遷移することなく、適度

ネルギー・バンドギャップの小さなIn GaAsを用いたヘテロ接合バイポーラトランジスクにおいては、前記のようなコレクタ構造の適用は困難である。

一方、第9図のようにコレクタ層にエネルギー・パンドギャップの比較的大きな「nPを用いた場合は製造上の問題がある。すなわち「nPは極薄膜結晶成長の制御性に優れたMBE法では結晶成長できず、また「nPの成長に一般によく用いられる有機金属気相成長法(MOCVD法)では不純物を20m程度という極薄膜の中に閉じ込めることはできず、従って「nPを用いたi-p・-n・構造は技術的な困難を伴う。

本発明の目的は、上記課題を解決し、InPを 基板とするInCaAs系へテロ接合バイポーラ トランジスタのコレクタ層走行時間を短縮するコ レクタ層構造を提供することにある。

#### [課題を解決するための手段]

本発明のヘテロ接合バイポーラトランジスタは InP基板上に、InGaAsからなるコレクタ ・コンタクト層、InPからなる半導体層を含むコレクタ層、少なくとも前記コレクタ層側の端がInCaAsであるベース層、エミック層、およびエミッタ・コンタクト層の主要な半導体層が順次形成されていることを特徴とする。

本発明によれば、前記コレクタ層における厚みWc を有するIn P層が、濃度N1の第1の導電型不純物を含む層および濃度N2の第2の導電型不純物を含む層からなり、濃度N1および濃度N2は、次式

$$\sqrt{\frac{2 \varepsilon}{q} \left(\frac{N + N + N + 2}{N + 1 + N + 2}\right) E_g} > W_c$$

ε: In P基板の誘電率

9:電荷素量

Eg: In Ga As のエネルギー・パンドギャップ

を満たすのが望ましい。

また、ベース層はInGaAsで構成すること ができる。

また、コレクタ層は、ベース層側の端から順に

することができる。

これらの結果、電子がサテライト・バレーへ遷移しないで高速走行できるコレクタ区間は、従来の「nGaAs系へテロ接合バイポーラトランジスタの場合より大幅に延長され、素子の高周波特性が改善される。

#### (実施例)

以下本発明のヘテロ接合バイアストランジスタ の実施例を説明する。

第1図において、半絶縁性InP基板1上に有機金属気相成長法(MOCVD法)によりInPに格子整合した $n^*-1nGaAs$ (Si不純物濃度: $5\times10^{18}cm^{-3}$ )からなる厚み 500nmのコレクタ・コンタクト層 3i、 $p^*-InGaAs$ (Be不純物濃度: $3\times10^{19}cm^{-3}$ )からなる厚み 200nm のエミック圏 5、 $n-GaxIn_{1-x}As_{2}$   $P_{1-y}$ (X: $0\rightarrow I$ ,Y: $1\rightarrow 0$  、Si不純物濃度: $5\times10^{18}cm^{-3}$ )からなる層 50nmの組成傾斜層  $5g:n^*-InGaAs$ (Si不純物濃度: $5\times10^{18}cm^{-3}$ )からなる厚み 100nmのエミッタ・コ

In GaAs 隔とIn P層とで構成することができる。

#### 〔作用〕

本発明のテロ接合がイポーラトランジ間では、電子の区間は、サテランジでは、サテランジでは、ローロでは、ローランは、ローランは、ローランがは、ローランは、ローランがは、ローののの

ンタクト層 6 が順次成長された構造になっている。 なお第 1 図において、7cはコレクタ電極、7bは ベース電極、7cはエミッタ電極、16は表而保護膜 である。

なお第2図において、8は伝導帯の底、10は価電子帯の上限、14b、14cはフェルミ準位を示している。

## 特開平2-280338 (5)

第3図は他の実施例であるヘテロ接合バイボーラトランジスタの主要部のエネルギー・バンド構造を示す。第3図においては、第2図における p・- In GaAsからなるベース層4とiー In Pからなるコレクタ層3iの間にnー!n GaAs (Si不純物濃度;5×10'''cm-'3)からなる 厚み50nmの第2のコレクタ層3n を設けている。これにより電子13がベース層4を走行中に光学フォノン散乱などによりある程度の運動エネルギーを失っても、コレクタ層3iへ電子が到達できる。割合を増やすことができる。

第5図、第6図いずれの場合でも、これらの不 純物濃度が低いためベース・コレクタ間にパイア スがかかっていない状態でもInP層は空乏化し ており、イオン化不純物の空間電荷により電界分 布の偏りが生じる。なお図中、8i, 10i は不純物 物がドープされていない場合のエネルギー・パン ド構造を表す。

第2図、第5図および第6図において示したへ テロ接合バイポーラトランジスタのコレクタ層内 の電界分布の様子を第7図に示す。第7図におい て16、17、18は、各々第2図、第5図、第6図の 1 n P コレクタ層内の電界分布を表しており、Wc はコレクタ層の厚みを示している。

第2図のヘテロ接合バイボーラトランジスタの場合、不純物がドープされていないコレクタ層内の電界分布16は全区間を通じて一定である。

第5図のヘテロ接合バイボーラトランジスタの場合、コレクタ層内の電界分布は中央に偏在しており、端では電界は弱くなっている。この場合コレクタ層前半から中央にかける電界加速によりホ

している。これにより電子13がベース層 4 を走行中に失う運動エネルギーが大きくても、電子はコレクタ層 3 i へ到途することができる。

次に、コレクタ層のInPを低濃度の不純物で ドープしたヘテロ接合パイポーラトランジスタの 実施例について説明する。

第 5 図は、一例であるヘテロ接合バイボーラトランジスタのエネルギー・バンド構造を示す。 第 5 図においては、厚み 200nmの 1 n Pコレクタ層の内、ベース側 100nmの区間 3 π は p 型不純物であるベリリウムが、コレクタ・コンタクト側 100 nmの区間 3 ν は n 型不純物であるシリコンが各々 3 × 10' cm - 3 ドープされている。

また第 6 図は、他の例であるヘテロ接合バイボーラトランジスタのエネルギー・バンド構造を示す。第 6 図においては、逆にベース側 100nmの区間 3 νは n 型不純物であるシリコンが、コレクターコンタクト側 100nmの区間 3 π は p 型不純物であるベリリウムが各々 3 × 10 ' ° cm - 3 ドープされている。

ットエレクトロン化した電子はサテライト・バレーへ遷移しやすい状態になっているため、コレクタ層後半の電界を抑えてサテライト・バレーへの 遷移を防いでいる。

以上の各実施例においては、ベース構造として 均一なエネルギー・バンドギャップをもつJnG aAsを用いたが、例えばInAឧュー×Gaュー×A sを用いた傾斜エネルギー・バンドギャップ構造 をもつものでよい。結晶は格子整合系に限らず、 ベース層をなすInGaAsの組成を格子整合条

# 特開平2-280338 (6)

件からずらした歪ベースを有するヘテロ接合バイ ポーラトランジスタにも本発明は適用できる。

〔発明の効果〕

本発明によりInPを基板としたInGaAs 系へテロ接合バイポーラトランジスクのコレクタ 空乏層走行時間を大幅に短縮することができる。 4. 図面の簡単な説明

第1図は本発明のヘテロ接合バイポーラトラン ジスタの一実施例を示す構造断面図、

第2図は第1図のヘテロ接合バイポーラトラン ジスク主要部のエネルギー・バンド構造を示す図、

第3図〜第6図はそれぞれ他の実施例であるへ テロ接合バイポーラトランジスタ主要部のエネル ギー・バンド構造を示す図、

第7図は本発明のヘテロ接合バイポーラトランジスタにおけるコレクタ空乏層内の電界分布を示す図、

第8図~第11図は従来のヘテロ接合バイポーラトランジスタ主要部のエネルギー・バンド構造を示す図である。

1 · · · · · 半絶縁性基板

2・・・・コレクタ・コンタクト層

3, 3 i · · コレクタ層

4・・・・・ベース層

5 ・・・・エミック層

6 ・・・・エミッタ・コンタクト層

7e, 7b, 7c··· 電極

8・・・・伝導帯の底

9・・・・伝導帯のサテライト・パレー

10・・・・価電子帯の上限

12・・・・サテライト・パレーの高さ

13・・・・パレー遷移しないで走行する電子


13′・・・・バレー選移した後走行する電子

14a, 14b, 14c · · · フェルミ単位


15・・・・イオン化したベリリウム不純物

16・・・・表面保護膜


代理人 弁理士 岩 佐 壺 幸





第 1 図




第 2 図









第 3 図

第 4 図

